commit 4d5381595522345e7d0e3e65bd293faaa55ef500 Author: qwq Date: Mon Apr 20 16:13:01 2026 +0800 Initial commit diff --git a/Wing-A500.html b/Wing-A500.html new file mode 100644 index 0000000..b5c3e59 --- /dev/null +++ b/Wing-A500.html @@ -0,0 +1,625 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ 通用处理器IP +

+
+

Wing-A Series

+
+

面向高能效应用的多核RISC-V应用处理器：
Wing-A500

+

+ Wing-A500 是一款基于开源 RISC-V 架构打造的 64 位、双发射、9 + 级流水处理器，其在架构设计、性能表现以及功能特性上的卓越表现，使其成为高能效应用处理器领域的佼佼者。同时，Wing-A500兼容 RVA23 规范，确保了与现有 RISC-V + 生态系统的良好兼容性，便于开发者快速集成和开发应用。产品适用于人工智能、具身智能、自动驾驶、5G/6G网络通讯、安全等领域。 +

+
+
+
+
+ + +
+
+
+

架构

+
+
+
+ + +
+
+

Wing-A500 处理器IP架构

+
+
+ Wing-A500 Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-A500 Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ SPECint2006 + 5/GHz +
+
+
+
+ +
+

功能参数

+
+
+
+ ISA + RV64GCBVK +
+
+ Micro Arch + 9-stage, In-order, two-issue +
+
+ Privilege Mode + Machine Mode, User Mode, Supervisor Mode + and + Hypervisor Extension +
+
+
+
+ Ext. Interrupts + Support AIA 1.0 +
+
+ Debug + JTAG/APB +
+
+ External Bus + 2x AXI/CHI +
+
+
+
+ Memory System + I/D Cache(up to 64KB) L2 Cache (up to 2MB) MMU + and optional PMP +
+
+
+
+ + +
+
+
+

关键特性

+
+
+
+ +
+
+
+ +
+

兼容RVA23 Profile规范

+
+ +
+
+ +
+

支持Linux和Hypervisor扩展

+
+ +
+
+ +
+

支持异构多核平台

+
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

64位顺序双发射架构的高能效RISC-V处理器

+
+
+
+ +
+
+
+ +
+
+

支持丰富的调试机制，满足多样化的程序调试与分析需求

+
+
+
+ +
+
+
+ +
+
+

支持运行Linux + OS，满足虚拟化要求，支持Sv39以及Sv48两种地址翻译模式

+
+
+
+ +
+
+
+ +
+
+

支持符合AIA标准要求的中断控制器，支持配置线中断（Wired + Interrupts）以及消息中断（MSIs)

+
+
+
+ +
+
+
+ +
+
+

支持可信执行环境（TEE），支持灵活地管理飞地（enclave）

+
+
+
+ +
+
+
+ +
+
+

支持硬件多核一致性，支持多核异构平台，支持共享L3 Cache以及私有L2 + Cache

+
+
+
+ +
+
+
+ +
+
+

支持符合RISC-V Vector + 1.0标准的矢量计算单元，可根据应用需求灵活配置矢量宽度

+
+
+
+ +
+
+
+ +
+
+

基于ArchitStudio敏捷开发平台的客制化指令集扩展功能

+
+
+
+
+
+
+ + +
+
+
+

技术优势

+
+
+
+ +
+
+
+
+ +
+
+

高能效

+

+ 采用深度优化的顺序执行微架构与能效感知设计，在同等工艺下实现卓越的能效比，适用于从边缘计算到智能终端的广泛场景。 +

+
+
+
+ +
+
+
+ +
+
+

高可配置性

+

+ 支持模块化扩展与本土化定制，结合RISC-V开放生态，为国产化系统提供安全可控、可持续演进的核心算力支撑。 +

+
+
+
+
+
+
+ + +
+
+
+

应用场景

+

+ Wing-A500处理器IP凭借其高性能、低功耗特性，广泛应用于以下领域 +

+
+
+
+ + +
+ + 人工智能 + + + 具身智能 + + + 自动驾驶 + + + 5G/6G网络通讯 + + + 安全 + +
+ + +
+
+
+
+ +
+
+

人工智能

+

+ 提供强大的计算能力支持复杂的AI模型训练和推理，加速深度学习算法在边缘设备上的部署，满足AI应用对高性能和低延迟的需求。 +

+
+
+
+ +
+
+
+ +
+
+

具身智能

+

+ 为机器人和智能设备提供高效的感知-决策-执行能力，支持多模态数据处理和实时控制，赋能智能体在复杂环境中的自主行为。 +

+
+
+
+ +
+
+
+ +
+
+

自动驾驶

+

+ 支持复杂的环境感知和决策算法，提供实时处理能力和高可靠性，满足自动驾驶系统对计算性能和安全冗余的严格要求。 +

+
+
+
+ +
+
+
+ +
+
+

5G/6G网络通讯

+

+ 支持高速网络协议处理和数据传输，满足新一代通信技术对低延迟、高带宽和可靠连接的要求，为网络设备提供强大的计算支持。 +

+
+
+
+ +
+
+
+ +
+
+

安全

+

+ 提供可信执行环境和安全加密功能，保障敏感数据和关键应用的安全运行，满足对数据保护和系统安全的严格要求。 +

+
+
+
+
+
+
+ + +
+
+
+

交付包

+

+ 隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品 +

+
+
+
+ +
+
+
+
+ +
+

HDK

+
    +
  • + + Wing-A500 RTL代码 +
    • +
  • + + 仿真验证环境 +
    • +
  • + + DC综合参考环境 +
    • +
  • + + Formality形式验证参考环境 +
    • +
  • + + FPGA配置文件 +
    • +
+
+
+ +
+
+
+ +
+

SDK

+
    +
  • + + Wing IDE +
    • +
  • + + 编译工具链 +
    • +
  • + + 调试器 +
    • +
  • + + BSP +
    • +
  • + + IA/CA 仿真器 +
    • +
+
+
+ +
+
+
+ +
+

文档

+
    +
  • + + Wing-A500 处理器技术文档 +
    • +
  • + + Wing-A500 处理器集成文档 +
    • +
  • + + Wing-A500 SDK手册 +
    • +
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/Wing-M050.html b/Wing-M050.html new file mode 100644 index 0000000..35bd072 --- /dev/null +++ b/Wing-M050.html @@ -0,0 +1,516 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ 通用处理器IP +

+
+

Wing-M Series

+
+

Wing-M050 Processor IP

+

+ Wing-M050 是基于RISC-V架构的32位、单发射、2级流水的处理器，适用于极低功耗和极小面积的嵌入式应用 +

+
+
+
+
+ + +
+
+
+

架构

+
+
+
+ + +
+
+

Wing-M050 处理器IP架构

+
+
+ Wing-M050 Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-M050 Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ Dhrystone + 0.95 (legal) +
+
+
+
+ Coremark + 2.52 +
+
+
+
+ +
+

功能参数

+
+
+
+ ISA + RV32E(M)B_zce_zicond_xwingc +
+
+ Micro Arch + 2-stage,In-order one-issue +
+
+ Privilege Mode + Machine Mode, User Mode (optional) +
+
+
+
+ Ext. Interrupts + Yes (Optional) +
+
+ Debug + cJTAG/JTAG +
+
+ External Bus + AHB +
+
+
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

+ 支持RV32E（M）B_zce_zicond_xwingc指令集

+
+
+
+ +
+
+
+ +
+
+

支持多样化的在线/离线调试手段，可快速定位并解决故障

+
+
+
+ +
+
+
+ +
+
+

+ 支持基于处理器自动化设计平台扩展领域专用指令集，可快速迭代专用处理器解决方案

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研中断实时性增强技术，提供优异的中断切换效率和中断处理实时性 +

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研代码压缩技术，直击RISC-V基础架构代码膨胀问题 +

+
+
+
+ +
+
+
+ +
+
+

拥有超低功耗与极小面积，实现极优面效比与能效比

+
+
+
+ + + +
+
+
+ +
+
+

满足车规ISO26262 ASIL-D要求

+
+
+
+
+
+
+ + +
+
+
+

应用场景

+

+ Wing-M050处理器IP凭借其高性能、低功耗特性，广泛应用于以下领域 +

+
+
+
+ + +
+ + IoT + + + 物联网 + + + 消费电子 + + + 系统伴核 + +
+ + +
+
+
+
+ +
+
+

IoT设备

+

+ 为各类物联网终端提供高效可靠的计算能力，支持传感器数据采集、处理和传输，满足智能物联网设备的低功耗需求。 +

+
+
+
+ +
+
+
+ +
+
+

物联网网关

+

+ 作为物联网网关的核心处理单元，负责设备管理、协议转换和数据分析，确保物联网系统的高效稳定运行。 +

+
+
+
+ +
+
+
+ +
+
+

消费电子

+

+ 广泛应用于智能家电、可穿戴设备、智能音箱等消费电子产品，提供卓越的用户体验和电池续航能力。 +

+
+
+
+ +
+
+
+ +
+
+

系统伴核

+

+ 作为主处理器的辅助核心，负责系统管理、电源控制、安全监控等任务，提升整个系统的性能和可靠性。 +

+
+
+
+
+
+
+ + +
+
+
+

交付包

+

+ 隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品 +

+
+
+
+ +
+
+
+
+ +
+

HDK

+
    +
  • + + Wing-M050 RTL代码 +
    • +
  • + + 仿真验证环境 +
    • +
  • + + DC综合参考环境 +
    • +
  • + + Formality形式验证参考环境 +
    • +
  • + + FPGA配置文件 +
    • +
+
+
+ +
+
+
+ +
+

SDK

+
    +
  • + + Wing IDE +
    • +
  • + + 编译工具链 +
    • +
  • + + 调试器 +
    • +
  • + + BSP +
    • +
  • + + IA/CA 仿真器 +
    • +
+
+
+ +
+
+
+ +
+

文档

+
    +
  • + + Wing-M050 处理器技术文档 +
    • +
  • + + Wing-M050 处理器集成文档 +
    • +
  • + + Wing-M050 SDK手册 +
    • +
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/Wing-M050s安全核.html b/Wing-M050s安全核.html new file mode 100644 index 0000000..1da078f --- /dev/null +++ b/Wing-M050s安全核.html @@ -0,0 +1,608 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ 安全处理器IP +

+
+

Wing-M Series

+
+

Wing-M050S安全核 Processor IP

+

+ Wing-M050S是一款专为物理安全、信息安全设计的超低功耗嵌入式RISC-V处理器IP。其兼顾低功耗、高性能、及丰富安全特性，不仅能满足企业对安全性的严格要求，同时能协助芯片厂商快速、低成本地把产品推向市场，为物联网等众多领域发展提供源源不断的安全动力。 +

+
+
+
+
+ + +
+
+
+

架构

+

+

+
+
+
+ + +
+
+

Wing-M050S 处理器IP架构

+
+
+ Wing-M050 Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-M050S Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ Dhrystone + 0.95 (legal) +
+
+
+
+ Coremark + 2.52 +
+
+
+
+ +
+

功能参数

+
+
+
+ 基础ISA + RV32EB_zifencei_zicsr_zce_zicond +
+
+ 乘除法 + 可配置M-ext/zmmul +
+
+ Codesize 增强 + 支持隼瞻自定义代码密度增强 +
+
+ 安全特性 + 寄存器保护:防数据泄露攻击;防功耗攻击:调试接口保护 +
+
+
+
+ 特权模式 + 支持M-mode和U-mode +
+
+ Debug + 支持可配置2线或者4线JTAG +
+
+ 中断 + 支持矢量中断，支持快速的中断现场切换 +
+
+ 面积 + 30k-35k +
+
+
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

+ 支持RV32E（M）B_zce_zicond_xwingc指令集

+
+
+
+ +
+
+
+ +
+
+

支持多样化的在线/离线调试手段，可快速定位并解决故障

+
+
+
+ +
+
+
+ +
+
+

+ 支持基于处理器自动化设计平台扩展领域专用指令集，可快速迭代专用处理器解决方案

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研中断实时性增强技术，提供优异的中断切换效率和中断处理实时性 +

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研代码压缩技术，直击RISC-V基础架构代码膨胀问题 +

+
+
+
+ +
+
+
+ +
+
+

拥有超低功耗与极小面积，实现极优面效比与能效比

+
+
+
+ + + +
+
+
+ +
+
+

满足车规ISO26262 ASIL-D要求

+
+
+
+
+
+
+ + +
+
+
+

应用场景

+

+ Wing-M050S处理器IP凭借其高性能、高安全性特性，广泛应用于以下领域 +

+
+
+
+ + +
+ + 汽车电子 + + + SIM卡 + + + 网络安全 + + + 企业应用 + + + 移动支付 + + + 多媒体 + + + 安全存储 + +
+ + +
+
+
+
+ +
+
+

汽车电子

+

+ 为车载信息娱乐系统、ADAS安全模块和车身控制系统提供高安全性处理能力，满足车规安全要求，保障车辆运行安全。 +

+
+
+
+ +
+
+
+ +
+
+

SIM卡

+

+ 为SIM卡和eSIM芯片提供极小面积、高安全性的处理核心，支持加密算法加速，保障用户身份认证和通信安全。 +

+
+
+
+ +
+
+
+ +
+
+

网络安全

+

+ 作为网络安全设备的安全核心，支持数据加密/解密、防火墙功能和入侵检测，为网络通信提供端到端的安全保障。 +

+
+
+
+ +
+
+
+ +
+
+

企业应用

+

+ 为企业级安全管理系统、密钥管理服务器和访问控制系统提供高可靠的安全处理能力，保护企业核心数据资产。 +

+
+
+
+ +
+
+
+ +
+
+

移动支付

+

+ 为移动支付终端和安全芯片提供强大的密码学运算能力，支持快速安全的交易处理，防止交易信息泄露和篡改。 +

+
+
+
+ +
+
+
+ +
+
+

多媒体

+

+ 为多媒体设备提供内容保护和版权管理功能，支持DRM加密和媒体数据安全传输，防止数字内容被盗版。 +

+
+
+
+ +
+
+
+ +
+
+

安全存储

+

+ 为安全存储设备提供数据加密和访问控制功能，保护敏感数据不被未授权访问，支持多种加密算法和密钥管理机制。 +

+
+
+
+
+
+
+ + +
+
+
+

安全

+

+

+
+
+
+ + +
+
+

Wing-M050S的安全特性

+
+
+ Wing-M050 Processor IP架构图 +
+
+
+
+ + +
+
+
+

交付包

+

+ 隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品 +

+
+
+
+ +
+
+
+
+ +
+

HDK

+
    +
  • + + Wing-M050 RTL代码 +
    • +
  • + + 仿真验证环境 +
    • +
  • + + DC综合参考环境 +
    • +
  • + + Formality形式验证参考环境 +
    • +
  • + + FPGA配置文件 +
    • +
+
+
+ +
+
+
+ +
+

SDK

+
    +
  • + + Wing IDE +
    • +
  • + + 编译工具链 +
    • +
  • + + 调试器 +
    • +
  • + + BSP +
    • +
  • + + IA/CA 仿真器 +
    • +
+
+
+ +
+
+
+ +
+

文档

+
    +
  • + + Wing-M050 处理器技术文档 +
    • +
  • + + Wing-M050 处理器集成文档 +
    • +
  • + + Wing-M050 SDK手册 +
    • +
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/Wing-M130.html b/Wing-M130.html new file mode 100644 index 0000000..9152ea9 --- /dev/null +++ b/Wing-M130.html @@ -0,0 +1,559 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ 通用处理器IP +

+
+

Wing-M Series

+
+

Wing-M130 Processor IP

+ +

+ Wing-M130是基于RISC-V架构的32位、单发射、3级流水线的支持浮点应用的微控制器。该处理具备业界领先的同级别处理器性能，兼顾功耗和成本，并具备全面的可配置性和可扩展性，适用于工业控制，物联网，可穿戴设备等领域。 +

+
+
+
+
+ + +
+
+
+

架构

+

+ Wing-M130是基于RISC-V架构的32位、单发射、3级流水线的支持浮点应用的微控制器。 +

+
+
+
+ + +
+
+

Wing-M130 处理器IP架构

+
+
+ Wing-M050 Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

业界领先的架构性能，与ARM比肩的面效比与能效比

+
+
+
+ +
+
+
+ +
+
+

+ 支持基于处理器自动化设计平台扩展领域专用指令集，可快速迭代专用处理器解决方案

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研代码压缩技术，直击RISC-V基础架构代码膨胀问题 +

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研中断实时性增强技术，提供优异的中断切换效率和中断处理实时性 +

+
+
+
+ +
+
+
+ +
+
+

支持多样化的在线/离线调试手段，可快速定位并解决故障

+
+
+
+ +
+
+
+ +
+
+

支持统一的Wlink调试工具，一站式解决不同调试接口的兼容性问题

+
+
+
+ +
+
+
+ +
+
+

支持配置丰富的功能，可针对客户目标应用“量体裁衣”

+
+
+
+ +
+
+
+ +
+
+

支持丰富的安全机制，满足信息安全国际CC认证

+
+
+
+ +
+
+
+ +
+
+

车规核获ISO26262 ASIL-D等级认证

+
+
+
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-M130 Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ Dhrystone + 2.23（Legal） +
+
+
+
+ Coremark + 4.47 +
+
+
+
+ +
+

功能参数

+
+
+
+ ISA + RV32I（M）（A）B（F）_zce_zicond_xwingc +
+
+ Micro Arch + 3-stage, In-order, one-issue +
+
+ Memory System + I Cache(up to 64KB); I/D TCM(up to 128KB);
+ Optional Memory Protect Unit(PMP) +
+
+
+
+ Ext. Interrupts + Up to 4064 IRQs +
+
+ Debug + CJTAG/JTAG +
+
+ External Bus + 3x AHB +
+
+
+
+
+
+ + +
+
+
+

应用场景

+

+ Wing-M130处理器IP凭借其高性能、低功耗特性，广泛应用于以下领域 +

+
+
+
+ + +
+ + 工业控制 + + + 物联网 + + + 可穿戴设备 + + + 物理安全 + + + 车规功能安全 + +
+ + +
+
+
+
+ +
+
+

工业控制

+

+ 提供高精度、实时性强的工业控制系统解决方案，支持复杂的工业自动化和控制算法，确保工业环境下的稳定可靠运行。 +

+
+
+
+ +
+
+
+ +
+
+

物联网

+

+ 为物联网终端设备提供高效的计算能力，支持多协议通信和边缘计算，满足物联网设备的低功耗和高可靠性需求。 +

+
+
+
+ +
+
+
+ +
+
+

可穿戴设备

+

+ 针对智能手表、健康监测设备等可穿戴电子产品优化，提供低功耗运行和高效的数据处理能力，保障长时间电池续航。 +

+
+
+
+ +
+
+
+ +
+
+

物理安全

+

+ 提供硬件级安全防护能力，支持安全启动、加密存储和安全通信，为物理安全设备提供可靠的安全计算基础。 +

+
+
+
+ +
+
+
+ +
+
+

车规功能安全

+

+ 符合ISO 26262等车规安全标准，为车载电子系统提供高可靠性的计算平台，支持自动驾驶和智能座舱等安全关键应用。 +

+
+
+
+
+
+
+ + +
+
+
+

交付包

+

+ 隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品 +

+
+
+
+ +
+
+
+
+ +
+

HDK

+
    +
  • + + Wing-M130 RTL代码 +
    • +
  • + + 仿真验证环境 +
    • +
  • + + DC综合参考环境 +
    • +
  • + + Formality形式验证参考环境 +
    • +
  • + + FPGA配置文件 +
    • +
+
+
+ +
+
+
+ +
+

SDK

+
    +
  • + + Wing IDE +
    • +
  • + + 编译工具链 +
    • +
  • + + 调试器 +
    • +
  • + + BSP +
    • +
  • + + IA/CA 仿真器 +
    • +
+
+
+ +
+
+
+ +
+

文档

+
    +
  • + + Wing-M130 处理器技术文档 +
    • +
  • + + Wing-M130 处理器集成文档 +
    • +
  • + + Wing-M130 SDK手册 +
    • +
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/Wing-M130A.html b/Wing-M130A.html new file mode 100644 index 0000000..7917951 --- /dev/null +++ b/Wing-M130A.html @@ -0,0 +1,586 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ 车规处理器IP +

+
+

Wing-M Series

+
+

Wing-M130A Processor IP

+

+ Wing-M130A是基于RISC-V架构的32位、3级流水线的的微控制器。其采用双核锁步机制,提高单点故障覆盖率和潜在故障覆盖率,满足车规安全等级要求。该产品能够显著减少客户在汽车安全标准认证上的时间成本。同时，依托于RISC-V架构的模块化和高度可定制的特性，它能够适应多样化的车载系统级芯片(SoC)设计需求。 +

+
+
+
+
+ + +
+
+
+

架构

+

+ Wing-M130A是基于RISC-V架构的32位、单发射、3级流水线的支持浮点应用的微控制器。 +

+
+
+
+ + +
+
+

Wing-M130A 处理器IP架构

+
+
+ Wing-M050 Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

业界领先的架构性能，与ARM比肩的面效比与能效比

+
+
+
+ +
+
+
+ +
+
+

+ 支持基于隼瞻科技自研处理器自动化设计平台扩展领域专用指令集，可快速迭代专用处理器解决方案

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研代码压缩技术，直击RISC-V基础架构代码膨胀问题 +

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研中断实时性增强技术，提供优异的中断切换效率和中断处理实时性 +

+
+
+
+ +
+
+
+ +
+
+

支持多样化的在线/离线调试手段，可快速定位并解决故障

+
+
+
+ +
+
+
+ +
+
+

支持统一的WingLink调试工具，一站式解决不同调试接口的兼容性问题 +

+
+
+
+ +
+
+
+ +
+
+

支持配置丰富的功能，可针对客户目标应用“量体裁衣”

+
+
+
+ + + +
+
+
+ +
+
+

支持丰富的安全机制，满足信息安全国际CC认证

+
+
+
+ +
+
+
+ +
+
+

车规核获ISO26262 ASIL-D等级认证

+
+
+
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-M130A Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ Dhrystone + 2.23（Legal） +
+
+
+
+ Coremark + 4.47 +
+
+
+
+ +
+

功能参数

+
+
+
+ ISA + RV32I（M）（A）B（F）_zce_zicond_xwingc +
+
+ Micro Arch + 3-stage, In-order, one-issue +
+
+ Memory System + I Cache(up to 64KB); I/D TCM(up to 128KB);
+ Optional Memory Protect Unit(PMP) +
+
+
+
+ Ext. Interrupts + Up to 4064 IRQs +
+
+ Debug + CJTAG/JTAG +
+
+ External Bus + 3x AHB +
+
+
+
+
+
+ + +
+
+
+

应用场景

+

+ Wing-M130A处理器IP凭借其高性能、低功耗特性，广泛应用于以下领域 +

+
+
+
+ + +
+ + 工业控制 + + + 物联网 + + + 可穿戴设备 + + + 物理安全 + + + 车规功能安全 + +
+ + +
+
+
+
+ +
+
+

工业控制

+

+ 提供高精度、实时性强的工业控制系统解决方案，支持复杂的工业自动化和控制算法，确保工业环境下的稳定可靠运行。 +

+
+
+
+ +
+
+
+ +
+
+

物联网

+

+ 为物联网终端设备提供高效的计算能力，支持多协议通信和边缘计算，满足物联网设备的低功耗和高可靠性需求。 +

+
+
+
+ +
+
+
+ +
+
+

可穿戴设备

+

+ 针对智能手表、健康监测设备等可穿戴电子产品优化，提供低功耗运行和高效的数据处理能力，保障长时间电池续航。 +

+
+
+
+ +
+
+
+ +
+
+

物理安全

+

+ 提供硬件级安全防护能力，支持安全启动、加密存储和安全通信，为物理安全设备提供可靠的安全计算基础。 +

+
+
+
+ +
+
+
+ +
+
+

车规功能安全

+

+ 符合ISO 26262等车规安全标准，为车载电子系统提供高可靠性的计算平台，支持自动驾驶和智能座舱等安全关键应用。 +

+
+
+
+
+
+
+ + +
+
+
+

安全

+

+

+
+
+
+ + +
+
+

Wing-M130A的车规认证

+
+
+ Wing-M130A Processor IP架构图 +
+
+
+
+ + +
+
+
+

交付包

+

+ 隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品 +

+
+
+
+ +
+
+
+
+ +
+

HDK

+
    +
  • + + Wing-M130A RTL代码 +
    • +
  • + + 仿真验证环境 +
    • +
  • + + DC综合参考环境 +
    • +
  • + + Formality形式验证参考环境 +
    • +
  • + + FPGA配置文件 +
    • +
+
+
+ +
+
+
+ +
+

SDK

+
    +
  • + + Wing IDE +
    • +
  • + + 编译工具链 +
    • +
  • + + 调试器 +
    • +
  • + + BSP +
    • +
  • + + IA/CA 仿真器 +
    • +
+
+
+ +
+
+
+ +
+

文档

+
    +
  • + + Wing-M130A 处理器技术文档 +
    • +
  • + + Wing-M130A 处理器集成文档 +
    • +
  • + + Wing-M130A SDK手册 +
    • +
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/Wing-M130s安全核.html b/Wing-M130s安全核.html new file mode 100644 index 0000000..5c1a351 --- /dev/null +++ b/Wing-M130s安全核.html @@ -0,0 +1,618 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ 安全处理器IP +

+
+

Wing-M Series

+
+

Wing-M130S安全核 Processor IP

+

+ Wing-M130S是一款专为物理安全、信息安全设计的超低功耗嵌入式RISC-V处理器IP。其不仅继承了Wing-M130S的32 + 位、单发射、3级流水线、支持浮点应用等特性，具备业界领先的同级别处理器性能。同时，它也充分考量了功耗和成本两者之间的平衡，并且兼容现存所有 RISC-V 工具。该处理器可以对标ARM + Secure CPU SC300，适用于移动支付，多媒体以及移动存储等安全需求领域。 +

+
+
+
+
+ + +
+
+
+

架构

+

+

+
+
+
+ + +
+
+

Wing-M130S 处理器IP架构

+
+
+ Wing-M130S Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-M130S Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ Dhrystone + 2.23（Legal） +
+
+
+
+ Coremark + 4.47 +
+
+
+
+ +
+

功能参数

+
+
+
+ 基础ISA + RV32EB_zifencei_zicsr_zce_zicond +
+
+ 乘除法 + 可配置M-ext/zmmul +
+
+ Codesize 增强 + 支持隼瞻自定义代码密度增强 +
+
+ 安全特性 + 寄存器保护:防数据泄露攻击;防功耗攻击:调试接口保护 +
+
+ 浮点 + 支持zfinx +
+
+
+
+ 特权模式 + 支持M-mode和U-mode +
+
+ Debug + 支持可配置2线或者4线JTAG +
+
+ 中断 + 支持矢量中断，支持快速的中断现场切换 +
+
+ 面积 + 78k-82k +
+
+ Trace + 支持 +
+
+
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

+ 支持RV32E（M）B_zce_zicond_xwingc指令集

+
+
+
+ +
+
+
+ +
+
+

支持多样化的在线/离线调试手段，可快速定位并解决故障

+
+
+
+ +
+
+
+ +
+
+

+ 支持基于处理器自动化设计平台扩展领域专用指令集，可快速迭代专用处理器解决方案

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研中断实时性增强技术，提供优异的中断切换效率和中断处理实时性 +

+
+
+
+ +
+
+
+ +
+
+

支持隼瞻科技自研代码压缩技术，直击RISC-V基础架构代码膨胀问题 +

+
+
+
+ +
+
+
+ +
+
+

拥有超低功耗与极小面积，实现极优面效比与能效比

+
+
+
+ + + +
+
+
+ +
+
+

满足车规ISO26262 ASIL-D要求

+
+
+
+
+
+
+ + +
+
+
+

应用场景

+

+ Wing-M130S处理器IP凭借其高性能、高安全性特性，广泛应用于以下领域 +

+
+
+
+ + +
+ + 汽车电子 + + + SIM卡 + + + 网络安全 + + + 企业应用 + + + 移动支付 + + + 多媒体 + + + 安全存储 + +
+ + +
+
+
+
+ +
+
+

汽车电子

+

+ 为车载信息娱乐系统、ADAS安全模块和车身控制系统提供高安全性处理能力，满足车规安全要求，保障车辆运行安全。 +

+
+
+
+ +
+
+
+ +
+
+

SIM卡

+

+ 为SIM卡和eSIM芯片提供极小面积、高安全性的处理核心，支持加密算法加速，保障用户身份认证和通信安全。 +

+
+
+
+ +
+
+
+ +
+
+

网络安全

+

+ 作为网络安全设备的安全核心，支持数据加密/解密、防火墙功能和入侵检测，为网络通信提供端到端的安全保障。 +

+
+
+
+ +
+
+
+ +
+
+

企业应用

+

+ 为企业级安全管理系统、密钥管理服务器和访问控制系统提供高可靠的安全处理能力，保护企业核心数据资产。 +

+
+
+
+ +
+
+
+ +
+
+

移动支付

+

+ 为移动支付终端和安全芯片提供强大的密码学运算能力，支持快速安全的交易处理，防止交易信息泄露和篡改。 +

+
+
+
+ +
+
+
+ +
+
+

多媒体

+

+ 为多媒体设备提供内容保护和版权管理功能，支持DRM加密和媒体数据安全传输，防止数字内容被盗版。 +

+
+
+
+ +
+
+
+ +
+
+

安全存储

+

+ 为安全存储设备提供数据加密和访问控制功能，保护敏感数据不被未授权访问，支持多种加密算法和密钥管理机制。 +

+
+
+
+
+
+
+ + +
+
+
+

安全

+

+

+
+
+
+ + +
+
+

Wing-M130S的安全特性

+
+
+ Wing-M130S Processor IP架构图 +
+
+
+
+ + +
+
+
+

交付包

+

+ 隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品 +

+
+
+
+ +
+
+
+
+ +
+

HDK

+
    +
  • + + Wing-M130S RTL代码 +
    • +
  • + + 仿真验证环境 +
    • +
  • + + DC综合参考环境 +
    • +
  • + + Formality形式验证参考环境 +
    • +
  • + + FPGA配置文件 +
    • +
+
+
+ +
+
+
+ +
+

SDK

+
    +
  • + + Wing IDE +
    • +
  • + + 编译工具链 +
    • +
  • + + 调试器 +
    • +
  • + + BSP +
    • +
  • + + IA/CA 仿真器 +
    • +
+
+
+ +
+
+
+ +
+

文档

+
    +
  • + + Wing-M130S 处理器技术文档 +
    • +
  • + + Wing-M130S 处理器集成文档 +
    • +
  • + + Wing-M130S SDK手册 +
    • +
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/Wing-M510.html b/Wing-M510.html new file mode 100644 index 0000000..3aa93c2 --- /dev/null +++ b/Wing-M510.html @@ -0,0 +1,491 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ 通用处理器IP +

+
+

Wing-M Series

+
+

Wing-M510 Processor IP

+

+ Wing-M510是基于RISC-V架构的32位、双发射、8级流水，面向高可靠性高实时性的微控制器。其可支持Vector指令集扩展，满足车规ASIL-B/ASIL-D功能安全等级需求，具备强中断实时性处理能力，适用于汽车域控制器、存储设备、多媒体、工控以及网络设备（Wifi/5G）等领域。 +

+
+
+
+
+ + +
+
+
+

架构

+
+
+
+ + +
+
+

Wing-M510 处理器IP架构

+
+
+ Wing-M510 Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-M510 Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ Dhrystone + 3.0 (legal) +
+
+
+
+ Coremark + 5.5 +
+
+
+
+ +
+

功能参数

+ 支持1-4核的多核配置 +
+
+
+ ISA + RV32IMBAFDV_zce_zicond +
+
+ Micro Arch + 8-stage, In-order, two-issue +
+
+ Function Safety + ASIL-B (Split Mode), ASIL-D +
+
+ Privilege Mode + Machine, Supervisor and User Mode,
supporting + Hypervisor +
+
+
+
+ Ext. Interrupts + Up to 4064 IRQs +
+
+ Debug + JTAG/APB +
+
+ External Bus + 2x AHB/AXI +
+
+ Memory System + I/D Cache(up to 64KB)；I/D TCM(up to + 128KB)
Shared L2 memory
Optional Memory Protect Unit (PMP) +
+
+
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

领先的处理器架构性能，强大的控制及运算能力，支持RVV指令集扩展

+
+
+
+ +
+
+
+ +
+
+

支持INSTEND客制化指令集扩展功能，提升IP的扩展灵活性

+
+
+
+ +
+
+
+ +
+
+

支持增强代码密度的扩展指令集，在提升性能的同时有效减少存储需求及能耗 +

+
+
+
+ +
+
+
+ +
+
+

支持增强的指令和数据跟踪特性，全面提升处理器效率

+
+
+
+ +
+
+
+ +
+
+

支持高实时性和低中断延迟，提供极致的处理器性能

+
+
+
+ +
+
+
+ +
+
+

支持Hypervisor，可快速部署vRTOS

+
+
+
+ +
+
+
+ +
+
+

支持多核配置，多核共享内存

+
+
+
+ +
+
+
+ +
+
+

支持可信执行环境（TEE），提供安全且高效的高性能算力

+
+
+
+
+
+
+ +
+
+

支持先进的操作系统与应用迁移技术 WingBridge，提升生态兼容性

+
+
+
+
+
+
+ +
+
+

高可靠性，可同时满足车规ASIL-B/ASIL-D等级要求 +

+
+
+
+
+
+
+ + +
+
+
+

Wing-M510 处理器优势

+
+
+
+ + +
+
+

性能优势

+
+
+ Wing-M510 Processor IP架构图 +
+
+
+
+

实时性优势

+
+
+ Wing-M510 Processor IP架构图 +
+
+
+
+ + +
+
+
+

交付包

+

+ 隼瞻科技提供全面的技术文档，帮助客户快速了解和使用我们的产品 +

+
+
+
+ +
+
+
+
+ +
+

HDK

+
    +
  • + + Wing-M510 RTL代码 +
    • +
  • + + 仿真验证环境 +
    • +
  • + + DC综合参考环境 +
    • +
  • + + Formality形式验证参考环境 +
    • +
  • + + FPGA配置文件 +
    • +
+
+
+ +
+
+
+ +
+

SDK

+
    +
  • + + Wing IDE +
    • +
  • + + 编译工具链 +
    • +
  • + + 调试器 +
    • +
  • + + BSP +
    • +
  • + + IA/CA 仿真器 +
    • +
+
+
+ +
+
+
+ +
+

文档

+
    +
  • + + Wing-M510 处理器技术文档 +
    • +
  • + + Wing-M510 处理器集成文档 +
    • +
  • + + Wing-M510 SDK手册 +
    • +
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/about.html b/about.html new file mode 100644 index 0000000..8f97ad5 --- /dev/null +++ b/about.html @@ -0,0 +1,1303 @@ + + + + + + 关于我们 - 隼瞻科技 + + + + + + + + +
+
+
+
+
+
+ + +
+ +
+
+ +
+
+
+
+
+ +
+
+
+ WingSemi Technology +
+

+ 关于隼瞻科技 +

+

+ 聚焦DSA处理器设计创新，打造基于RISC-V技术体系的高性能解决方案 +

+
+
+
+ DSA专用指令集架构 +
+
+
+ RISC-V技术体系 +
+
+
+ 模块化解决方案 +
+
+
+
+
+ + +
+
+
+ + + + + +
+
+
+ + +
+
+ +
+ + +
+
+
+
+ ABOUT WINGSEMI +
+

+ 聚焦DSA处理器
+ 设计创新 +

+
+

+ 隼瞻科技是一家聚焦DSA处理器设计创新的高科技企业，致力于打造基于 DSA（专用指令集架构）的RISC-V技术体系。公司依托三大核心技术板块 -- 自主研发的RISC-V处理器核、高效敏捷的DSA处理器敏捷开发平台，以及可灵活定制适配多元模型的NPU模块，构建起高度模块化的解决方案体系。 +

+
+

+ 通过自由组合的产品架构，精准响应AIOT、DSP、5G网络、汽车电子、人工智能等复杂芯片场景的差异化需求，为行业提供兼具性能与灵活性的解决方案。 +

+
+ +
+
+
+
+ +
+
+
+ +
+
DSA技术体系
+
RISC-V Architecture
+
+
+ +
+
+
+ +
+
RISC-V处理器核
+
自主研发设计
+
+
+
+
+
+ +
+
DSA敏捷开发平台
+
高效敏捷开发
+
+
+
+
+
+ +
+
NPU模块
+
灵活定制适配
+
+
+
+
+
+ + +
+
+

应用领域

+
+

面向DSA的RISC-V专用处理器解决方案

+
+
+
+
+ +
+
5G通信
+
+
+
+ +
+
人工智能
+
+
+
+ +
+
AI
+
+
+
+ +
+
物联网
+
+
+
+ +
+
工业控制
+
+
+
+ +
+
汽车电子
+
+
+
+ +
+
消费电子
+
+
+
+ + +
+
+
+
0
+
+
+
核心技术专利
+
+
+
0
+
+
+
全球客户
+
+
+
0
+
+
+
专业技术人员
+
+
+
0
+
+
+
行业解决方案
+
+
+
+
+ + + + + + + + + + + + + +
+
+ + + + + + + + diff --git a/ai_solution_Version2.html b/ai_solution_Version2.html new file mode 100644 index 0000000..ba3a797 --- /dev/null +++ b/ai_solution_Version2.html @@ -0,0 +1,1048 @@ + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+ +
+ + + +
+ +
+
+

+ 智翼端侧AI
CPU+NPU融合解决方案 +

+
+

领域专用处理器的自动化敏捷开发新范式

+
+

+ 基于隼瞻 RISC-V 处理器 IP 和 ArchitStudio 敏捷开发平台，打造从硅前到硅后全周期可重构的端侧 AI 处理器集群方案。 +

+
+
+
+ + +
+ +
+
+ +
+
+

端侧 AI 应用场景的痛点

+
+

+ + AI 应用的多样性以及对算力需求的持续增长，与端侧芯片在功耗面积上的约束是永恒的矛盾。 +

+
+
+ +
+ +
+
+
+ +
+
+

丰富多样的端侧AI应用场景

+
    +
  • 语音识别、图像识别、视频分析、自然语言处理等
    • +
  • 场景碎片化，需求多样化
    • +
+
Business Scenarios
+
+
+
+ + +
+
+
+ +
+
+

AI模型种类繁多且持续演进

+
    +
  • CNN、RNN、Transformer、轻量化模型等
    • +
  • 新模型层出不穷，架构复杂度不断提升
    • +
+
AI Models
+
+
+
+ + +
+
+
+ +
+
+

硬件资源受限是核心挑战

+
+ 功耗限制 + 面积约束 + 实时性要求 +
+
Core Challenge
+
+
+
+ + +
+
+
+ +
+
+

新数据/算子不断涌现

+
    +
  • 低比特整型、FP8等等
    • +
  • 对硬件可编程性和扩展性提出更高要求
    • +
+
New Data Types
+
+
+
+
+
+
+ + +
+
+
+

端侧AI融合解决方案 —— “智翼”系列 Roadmap

+
+

从MCU到高性能边缘计算，全场景覆盖

+
+ + +
+ + + + +
+ + +
+
+
入门级
+

轻翊

+

AI MCU / 目标识别

+ +
+
+ CPU: Wing-M130 + Dhrystone 2.23 +
+
+
+ NPU: N100 +
    +
  • • 算力: 0.1-0.5 TOPS
    • +
  • • 主频: 500MHz
    • +
  • • SRAM: 64KB ~ 1.0MB
    • +
+
+
+
+
+
+
+
+
+ + +
+
+
中端交互
+

翔风

+

语音/手势/人脸识别

+ +
+
+ CPU: Wing-M510 + Coremark 5.5 +
+
+
+ NPU: P100 +
    +
  • • 算力: 0.5-2 TOPS
    • +
  • • 主频: 750MHz
    • +
  • • SRAM: 2.0 - 8.0MB
    • +
+
+
+
+
+
+
+
+
+
+ + +
+
+
高端视觉
+

凌云

+

机器视觉 / 目标分类

+ +
+
+ CPU: Wing-A500 + SPECint2006: 5/GHz +
+
+
+ NPU: P200 +
    +
  • • 算力: 1-8 TOPS
    • +
  • • 主频: 1GHz
    • +
  • • SRAM: 8.0 - 16.0MB
    • +
+
+
+
+
+
+
+
+
+
+ + +
+
+
旗舰算力
+

御空

+

LLM/VLM/本地部署一体机

+ +
+
+ CPU: Wing-A900 + SPECint2006: 15/GHz +
+
+
+ NPU: M100 +
    +
  • • 算力: 4-64 TOPS
    • +
  • • 主频: 1GHz+
    • +
  • • 支持各类大模型
    • +
+
+
+
+
+
+
+
+
+
+ +
+
+
+
+ + +
+
+
+

领域专用的计算敏捷开发平台

+
+

ArchitStudio —— 工程师专注于计算融合核心工作

+
+ +
+ +
+
+
+ +

+ 核心优势 +

+
    +
  • +
    + +
    +
    +
    统一、简洁的用户接口
    +

    降低领域专用处理器设计门槛，让软件定义芯片触手可及。

    +
    +
    • +
  • +
    + +
    +
    +
    一键式生成交付包
    +

    自动生成工具链与验证环境，大幅提升交付效率。

    +
    +
    • +
+
+
+ + +
+
+
ArchitStudio Flow
+ + +
+ +
+
+ +
+
目标程序
+
+ + +
+
Profiler
+
+
+
+
+ + +
+
+
RISCAL
+
设计指令
+
+ +
+ + +
+ + +
+ +
SDK
+
+ 编译器及工具链 + 调试器/仿真器 +
+
+ +
+ +
HDK
+
+ 硬件 RTL + 验证环境 +
+
+
+ + +
+ +
+ + 专用处理器 +
+
+ 验证完成 +
+
+
+ + +
+
+ PPA 优化循环 +
+
+ +
+
+
+
+
+ + +
+
+
+

Archit Fusion AI 统一处理架构

+
+

+ 通过统一处理架构归一化六大特征算子，极大提高硬件资源利用率，提升面效能效比。 +

+
+ +
+
+
+
+
3D Matrix
+
Convolution
+
Normalization
+
FFT
+
+
+ + +
+
+

Unified Processing

+

Archit Fusion AI

+
+
+
+ +
+
+
+ +
+
+

归一化算子

+

将复杂的AI算法抽象为 Convolution, Matrix, Normalization, FFT, Softmax 等核心算子，实现硬件层面的统一加速。

+
+
+
+
+ +
+
+

硅前/硅后可重构

+

+ 硅前：平台级高度模块化，根据场景“乐高”式拼搭；
+ 硅后：强可编程性，支持软件定义功能调整，延长芯片生命周期。 +

+
+
+
+
+ +
+
+

DSA 架构 + NPU 阵列

+

结合 RISC-V 通用计算与专用 NPU 阵列，“紧耦合”指令处理高频操作，“松耦合”指令调度大规模矩阵运算。

+
+
+
+
+
+
+ + +
+
+
+
+
+

NPU “瑞士军刀” 一体化工具平台

+
+

+ + 工具链，决定 NPU 是否‘好用’，而不仅是‘能跑’。 + +

+
+
+ +
+ + + + +
+
+

硬件友好性检查

+
+ +
ONNX Model Preparation
+
+
Alpha™ Validate
+
No → Optimize / Yes → Continue
+
+
+
1
+ +
+ + +
+ +
2
+
+

模型量化与编译

+
+ +
Alpha™ Build
+
+
Post-Training Quantization (PTQ)
+
Alpha™ Compiler
+
+
+
+
+ + +
+
+

一致性仿真与评估

+
+ +

Bit-accurate Simulation

+
+
Alpha™ Simulate
+
Alpha™ Benchmark
+
+
+
+
3
+ +
+ + +
+ +
4
+
+

模型优化服务

+
+ +
+ + Premium Optimization +
+

针对未满足需求的模型进行深度定制优化，释放极限潜能。

+
+
+
+ + +
+
+

应用部署

+
+ + AI Runtime Software Stack +
+ RTL Simulation + FPGA + ASIC Deployment +
+
+
+
5
+ +
+ +
+
+
+ + +
+ +
+
+ +
+

准备好构建您的 AI 芯片了吗？

+

+ 依托隼瞻科技成熟的 RISC-V 核与敏捷开发平台，大幅缩短产品上市周期。 +

+
+ +
+
+
+ +
+ + \ No newline at end of file diff --git a/architstudio.html b/architstudio.html new file mode 100644 index 0000000..be3fada --- /dev/null +++ b/architstudio.html @@ -0,0 +1,1573 @@ + + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+
+
+
+ + +
+ + + +
+
+ +
+ +
+
+
+ 国内最优秀的EDA处理器敏捷开发平台 +
+

+ ArchitStudio +

+

+ 基于“算法芯片化，场景架构化”理念，加速 DSA 设计与落地。让开发者摆脱底层繁复工作，一键生成全周期工具链与 SDK，重新定义定制处理器开发。 +

+
+
+
+
+ + +
+
+
+
+

解决行业痛点：双向奔赴

+

打破垂直领域与芯片设计之间的壁垒

+
+ +
+
+ +
+
+ +
+

处理器提供方

+
    +
  • 具备完整的处理器设计能力
    • +
  • 缺乏对垂直领域的专业理解
    • +
+
方案“右移”
+
+ + +
+
+
+
+
+ Logo +

ArchitStudio

+

连接算法与芯片的桥梁

+ +
+
+ + +
+
+ +
+

领域专用需求方

+
    +
  • 对场景和算法有深刻认识
    • +
  • 缺乏处理器设计的专业知识
    • +
+
需求“左移”
+
+
+
+
+
+
+ + +
+
+
+

DSA 敏捷开发方法学

+

融合 EDA 设计理念，重新定义处理器设计范式

+
+ +
+ + +
+ + +
+ DSA自动化设计平台 — “ArchitStudio” +
+ + +
+ + +
+ + + + +
+
+
+ 隼瞻RISC-V处理器““原胚” +
+
+ 用户垂直领域应用算法 (类C语言) +
+
+ + + +
+ 使用DSA设计工具分析引擎进行设计提取 +
+
+ + +
+ +

Archit Analyzer

+
+

高度智能化的
DSA架构探索引擎

+
+
+ + + + + +
+ + + + +
+
+
+ 基础RISC-V
处理器家族
+
+ 用户自定义的
处理器架构和指令集
+
+ 可配置的
DSP组件
+
+ + + + +
+

使用RISCAL架构描述语言对专用处理器进行设计描述，进而将设计编译到

+
+ 一个多层次的语言 “中间件” (Wingsemi Intermediate Representation) +
+
+
+ + +
+ +

Archit Compiler

+
+

高层次架构描述语言
“RISCAL” 和 “Super IR” 编译器

+
+
+ + + + + +
+ + + + +
+
+
+ 处理器RTL
源代码自动
生成引擎
+
+ 处理器验证
环境 (UVM)
自动生成引擎
+
+ GCC/LLVM
编译器自动
生成引擎
+
+ 软件工具链
自动
生成引擎
+
+ +
+ 全局形式验证和测试向量生成 +
+
+ + +
+ +

Archit Generator

+
+

“一键式” 生成
RISC-V定制处理器IP包
(HDK/SDK)

+
+
+
+
+ + +
+ + +
+
+

传统人工

+
+
    +
  • + + 处理器设计技术门槛高 +
    • +
  • + + 项目复杂度高，项目周期长，设计指标难以早期评估 +
    • +
  • + + 实现端工作难度高且工作内容多，人力投入巨大 +
    • +
+
+ + +
+ VS +
+ + +
+
+
+ +
+

DSA设计工具

+
+
    +
  • + + ArchitStudio分析引擎助力处理器架构师精准定位问题 +
    • +
  • + + RISCAL架构描述语言和DSP组件提升设计效率 +
    • +
  • + + “一键式” + 生成，大大降低人力投入，提升交付效率 +
    • +
+
+
+ +
+
+
+ + +
+ +
+
+
+
+ +
+ +
+
+
+ Product + Highlights +
+
+

+ 产品亮点 +

+

四大核心优势，重新定义DSA处理器开发体验

+
+ + +
+ + +
+ +
+
+ +
+
+ +
+ +
+ +
+ + +

+ 界面友好

+ + +
    +
  • + + 流畅的交互流程 +
    • +
  • + + 丰富的可视化操作 +
    • +
  • + + "乐高"式的积木搭建专用处理器 +
    • +
+
+ + +
+
+
+ + +
+
+
+
+
+ +
+
+ +
+ +

+ 语言专业

+ +
    +
  • + + C-like语法，兼具高层抽象与微架构细节表达能力 +
    • +
  • + + 灵活支撑AI、通信、工业控制等各类领域专用处理器按需构建 +
    • +
+
+ +
+
+
+ + +
+
+
+
+
+ +
+
+ +
+ +

+ 极致效率

+ +
    +
  • + + 分钟级生成完整交付包 +
    • +
  • + + 提供PPA预估与瓶颈分析，使能架构级敏捷迭代 +
    • +
  • + + MHz级时序精准仿真，加速验证迭代优化 +
    • +
+
+ +
+
+
+ + +
+
+
+
+
+ +
+
+ +
+ +

+ 全栈闭环

+ +
    +
  • + + 实现"定义即交付" +
    • +
  • + + 打通从架构创新到硬件落地的最后一公里 +
    • +
+
+ +
+
+
+
+ + +
+
+
+
+
+
+
+
+
+
+
+
+ + +
+
+
+

EDA 辅助的敏捷设计流程

+

从目标程序到芯片交付，打造全链路闭环

+
+ + +
+ +
+
+ ArchitStudio Core Flow
+ +
+ +
+
+ +
+ +

目标程序

+

Profiler 分析

+
+ + +
+
+ +
+ +

架构探索

+

RISCAL 建模

+
+ + +
+
+ +
+ +

自动生成

+

Processor Gen

+
+ + +
+
+ +
+

交付包

+

SDK & HDK

+
+
+ + +
+
+
+ + 敏捷架构迭代 +
+
+ + 敏捷功能验证 +
+
+ + 敏捷性能分析 (PPA) +
+
+ +
+
+
SDK 软件开发包
+

编译器、调试器、仿真器、性能剖析器

+
+
+
HDK 硬件开发包
+

RTL 代码、验证环境、综合脚本、FPGA网表

+
+
+
+
+
+
+
+ + +
+
+
+

平台核心组件

+

Architect the Vision, Shape the Future

+ +
+ Archit + Analyzer + Archit + Compiler + Archit + Designer + Archit + Generator + Archit + Agent +
+
+ +
+ +
+
+ +

Archit Analyzer

+

全方位性能与PPA剖析

+
+
+

从架构、微架构层面提供不同维度的详细信息，为架构优化指明方向。

+
    +
  • 指令 Trace & 函数调用关系分析
    • +
  • 流水线分析 & 指令利用率分析
    • +
+
+
+ + +
+
+ +

Archit Compiler

+

统一编译框架

+
+
+

将RISCAL语言转换成不同后端组件需要的信息，确保所有信息严格一致、语言对齐。

+
    +
  • System Verilog 生成
    • +
  • LLVM Compiler 支持
    • +
  • UVM Verification 验证环境
    • +
  • Simulators & RTOS 实时操作系统
    • +
+
+
+ + +
+
+ +

Archit Designer

+

多层次可视化设计环境

+
+
+

由浅入深进行专用处理器设计，"乐高"式积木搭建让设计变得简单直观。

+
    +
  • Core Editor: 打破初学者的入门屏障
    • +
  • RISCAL Editor: 专用指令集设计
    • +
  • C/C++ Editor: 出色的开发IDE
    • +
+
+
+ + +
+
+ +

Archit Generator

+

全栈工具链一键生成

+
+
+

基于 RISCAL 指令描述和 WingIR 多层次语言中间表达，自动生成全套开发环境。

+
    +
  • Compiler, Simulator, Profiler 生成
    • +
  • RTL, Verification, Libraries 生成
    • +
+
+
+
+
+
+ + +
+ +
+
+
+
+
+
+ + +
+
+
+
+ +
+ +
+
+
+ Architecture + Language +
+
+

+ Retargetable + Instruction + Set + Compiler and + Architecture + Language +

+
+ RISCAL +
+
+ + +
+ + +
+ +
+
+ +
+
+ +
+ +
+ "Retargetable" +
+ + +

+ 通过可重定向的设计哲学，RISCAL + 能够基于用户需求快速迭代生成定制化指令集，精准匹配细分场景的计算需求 +

+
+ + +
+ + + +
+
+ + +
+ +
+
+ +
+
+ +
+ +
+ "RISC" +
+ + +

+ 以 RISC-V 架构为根基，赋能领域特定指令集的敏捷定义与高效实现，让 DSA + 设计回归开放与简洁的本质 +

+
+ + +
+ + + +
+
+ + +
+ +
+
+ +
+
+ +
+ +
+ "CAL" +
+ + +

+ 语言驱动的编译器与硬件 RTL + 同源共生，从指令定义到工具链生成无缝一致，彻底消除架构与实现间的语义鸿沟 +

+
+ + +
+ + + +
+
+
+ + +
+
+
+
+
+
+
+
+
+
+
+
+ + +
+ +
+
+
+
+
+ +
+ +
+
+
+ Language Q&A +
+
+

+ RISCAL™ 语言 Q&A +

+
+ + +
+
+ +
+ 1 +
+
+ 2 +
+
+ 3 +
+
+ 4 +
+
+
+ + +
+ + +
+ +
+
+ 1 +
+
+ 动机 +
+
+ + +

为什么设计一个全新的语言？

+ + +
+ Answer +
+ + +
    +
  • + + DSA与DSL的关联性 +
    • +
  • + + 后端组件的一致性与自动化 +
    • +
+
+ + +
+ +
+
+ 2 +
+
+ 门槛 +
+
+ + +

这个语言的学习曲线会不会很高？

+ + +
+ Answer +
+ + +
    +
  • + + C-like的语法 +
    • +
  • + + 聚焦指令语义 +
    • +
+
+ + +
+ +
+
+ 3 +
+
+ 能力 +
+
+ + +

这个语言的描述能力怎么样？

+ + +
+ Answer +
+ + +
    +
  • + + 图灵完备性 +
    • +
  • + + 描述性语言 +
    • +
  • + + 高层次抽象与精细化的电路描述 +
    • +
+
+ + +
+ +
+
+ 4 +
+
+ 收益 +
+
+ + +

使用这个语言能带来多大的效率提升？

+ + +
+ Answer +
+ + +
    +
  • + + 第一个RISCAL程序：一周 +
    • +
  • + + 第一个RISCAL方案：一个月 +
    • +
+
+
+
+
+ + +
+
+
+

用户价值

+

为何选择 ArchitStudio 进行 DSA 设计？

+
+ +
+ +
+
+ +
+

极致的 DSA 性能

+

通过专用指令集设计，大幅提升 PPA 指标。

+
+
+
+ +
+
+ +
+

大幅降低门槛

+

让更多工程师参与并主导 DSA 处理器设计。

+
+
+
+ +
+
+ +
+

显著缩短周期

+

从架构定义到 IP 包交付时间压缩数倍。

+
+
+
+ +
+
+ +
+

提升设计质量

+

自动化流程减少人为错误，确保一致性。

+
+
+
+ +
+
+ +
+

早期精准评估

+

智能探索引擎助力更早、更准确地评估PPA设计指标。

+
+
+
+ +
+
+ +
+

聚焦核心创新

+

设计师得以从繁重的底层实现中解放，专注于最具价值的架构创新和算法优化。

+
+
+
+ +
+
+ +
+

拥抱RISC-V生态

+

基于开放、活力的RISC-V指令集，确保处理器的灵活性和生态兼容性。

+
+
+
+
+
+
+ +
+ + +
+ +
+ + + + + + \ No newline at end of file diff --git a/code_compression_intro_V2.html b/code_compression_intro_V2.html new file mode 100644 index 0000000..488f315 --- /dev/null +++ b/code_compression_intro_V2.html @@ -0,0 +1,502 @@ + + +
+ + +
+
+
+
+
+
+ + + + + + + + + + +
+
+ +
+ +
+
+
+
+ +
+
+

+ 代码密度增强技术 +

+
+ 超越行业标杆 ARM 的技术突破 +
+

+ 针对 RISC-V 指令集特性深度优化，通过 Xwingc 扩展指令集、WingGCC 编译器及 WingLib 基础库的全栈协同，显著降低内存占用与芯片成本，实现超越 ARM + 的代码密度表现。 +

+ + +
+
+
30%
+
代码空间节省
+
+
+
5-20%
+
库体积优于竞品
+
+
+
Xwingc
+
自主研发扩展
+
+
+
WingGCC
+
深度定制编译器
+
+
+
+
+
+ + +
+
+
+

技术背景与挑战

+
+
+ +
+
+
+

RISC-V 的双刃剑

+

+ RISC-V 指令集以精简闻名，但在处理相同任务时，相较于 ARM 往往需要执行更多条指令。这种特性导致了代码密度较低，进而要求更大的片上内存（Memory），最终导致芯片成本的增加。 +

+
+
更多指令需求
+
更高内存占用
+
更高硬件成本
+
+
+ +
+
+
+ 高成本痛点
+
+
+
+ CPU
+
+ Memory +
+

普通 RISC-V

+
+
+
+ Wing CPU
+
+ 优化后 Memory +
+

隼瞻方案

+
+
+

通过提高代码密度，显著减少对 Memory 的需求，降低 + Memory 面积与成本。

+
+
+
+
+
+
+ + +
+
+
+

四大技术手段

+

全栈式优化策略，从指令集到工具链

+
+ +
+ +
+
+ 01
+

社区贡献

+

+ 对 RISC-V 社区的 B 扩展、Zc 扩展、Zicond + 等一系列标准扩展提供了有效支持，并进行了进一步优化。 +

+ + +
+ + +
+
+ 02
+

Xwingc 扩展指令集

+

+ 支持将自主研发的代码密度增强指令 Xwingc 扩展加入到处理器核中。 +

+
+
+ Arm: ldr r0, [r0, r1, + lsl #2] +
+
+ 传统RISC-V指令: sll a1, + a1, 2; add aO,
a1; lw a0, O(a0) +
+
+ Wing Xc: lwr a0, a1(a0) +
+
一条指令完成多条操作，无需额外寄存器分配
+
+
+ + +
+
+ 03
+

WingGCC 编译器

+

+ 解决了 GCC 领域针对性不强的问题。完整匹配各种标准扩展指令和隼瞻自定义扩展指令，同时适配隼瞻专用高效微架构，充分发挥性能。 +

+
+ + +
+
+ 04
+

WingLib 基础库

+
    +
  • 提供标准C库和数学库，专为 code size 和速度优化，优于竞品 5%~20%。
    • +
  • 提供优化的 DSP 库，结合 DSA 技术，性能达竞品数倍。
    • +
  • 提供优化的第三方中间件。
    • +
+
+
+
+
+ + +
+
+ +
+ + +
+ +
+
+ +

+ + 极致的密度优化 +

+

+ 我们的优化路径清晰可见。从基础 GCC 出发，叠加 Zc/Zicond 扩展，再引入 Wing 独有的代码密度增强技术，最终实现大幅度的空间节省。 +

+ + +
+

+ + 基于 Wing-M130, Wing IDE v1.0, embench 测试案例 +

+
+
+ + +
+

+ 代码密度百分比 + (数值越小越好) +

+ + +
+ +
+
+ +
+
+
+
+
+
100%
+
GCC
+
+
+ + +
+
+
+
+
+
+
+
80%
+
+ Zc/Zicond Ext
+
+
+ + +
+
+
+
+
+
+
+
75%
+
+ Wing Code Density
+
+
+ + +
+
+
+
+
+
+
+
+ 70%
+
+ 最终优化
+
+
+
+ + +
+
基础编译器
+
+
标准扩展
+
+
Wing 专有扩展
+
+
极致密度
+
+
+
+
+
+ +
+ + + +
+ + +
\ No newline at end of file diff --git a/contact.html b/contact.html new file mode 100644 index 0000000..b9b6ae3 --- /dev/null +++ b/contact.html @@ -0,0 +1,529 @@ + + + + + + 隼瞻科技 - 联系我们 + + + + + + + + +
+
+
+

联系我们

+

+ 如果您想了解更多关于我们的产品和服务，或者有任何合作意向，欢迎随时与我们联系 +

+
+
+
+ +
+
+
+ +
+
+

热线电话

+

025-58181916

+

0755-86978994

+
+
+ +
+
+ +
+
+

商务代表

+

Jack 吴 | 17372837832

+

jack.wu@wingsemitech.com

+
+
+
+ + +
+

+ + 办公地址 + （点击切换查看不同城市） +

+ +
+ +
+ +
+
+
+ +
+
+

广州市

+

海珠区新港东路2429号三层319-320房

+
+ +
+
+ + +
+
+
+ +
+
+

上海市

+

浦东新区郭守敬路498号19号楼502室

+
+ +
+
+ + +
+
+
+ +
+
+

深圳市

+

南山区科苑路16号东方科技大厦809室

+
+ +
+
+ + +
+
+
+ +
+
+

珠海市

+

横琴区国际科技创新中心7栋607-1室

+
+ +
+
+
+ + +
+
+
+

+ + 广州办公室 +

+
+
+
+ + 地图加载中... +
+
+
+
+
+
+
+
+
+ 联系我们 +
+
+
+
+
+ + + + + diff --git a/header_footer_dark.html b/header_footer_dark.html new file mode 100644 index 0000000..e2c6de4 --- /dev/null +++ b/header_footer_dark.html @@ -0,0 +1,940 @@ + + + + + + + 隼瞻科技 - 深色主题页眉页脚 + + + + + + + + + + + + + + + + + + + + + + + + \ No newline at end of file diff --git a/index_new.html b/index_new.html new file mode 100644 index 0000000..324001f --- /dev/null +++ b/index_new.html @@ -0,0 +1,1479 @@ + + + + + + 隼瞻科技 - 专用处理器IP与EDA敏捷开发平台领导者 + + + + + + + + + +
+
+
+
+
+
+ + +
+ + + + +
+ + + +
+
+ + +
+ + + + + + +
+ +
+ + 面向DSA设计的新一代EDA平台 +
+ + +

+ 领先的全场景
+ 处理器IP 提供商 +

+ + +

+ 以 RISC-V 为核心，打造覆盖 CPU、DSP、NPU 的完整处理器 IP 矩阵， + 全周期可重构，为多维应用场景提供澎湃算力引擎 +

+ + +
+ + 探索产品 + + + + + 了解ArchitStudio + +
+ + +
+
+
0+
+
处理器IP型号
+
+
+
0+
+
知识产权
+
+
+
0x
+
开发效率提升
+
+
+
RVA23
+
规范兼容
+
+
+
+ + +
+
+ 向下滚动 + +
+
+
+ + + + +
+
+
+ +
+
+ + 关于隼瞻科技 +
+

+ 定义未来芯片设计的
新范式 +

+

+ 隼瞻科技是一家专注于提供专用处理器IP和EDA设计平台的创新型高科技公司。基于"算法芯片化，场景架构化"的理念，我们致力于为客户提供从硅前到硅后全周期可重构的处理器集群方案。 +

+
+
+
+ +
+
+

全栈RISC-V处理器IP

+

从嵌入式微控制器到高性能应用处理器的完整产品线

+
+
+
+
+ +
+
+

ArchitStudio敏捷开发平台

+

革命性的DSA处理器设计方法学，大幅降低开发周期与成本

+
+
+
+
+ +
+
+

端到端解决方案

+

覆盖AI、工业控制、通信连接等多个应用领域

+
+
+
+ + 了解更多 + + +
+ + +
+
+ +
+ + +
+ +
+
+
+ +
+ +
+
+
+
+
+
+ + +
+

2+N 平台战略

+
+
+ +

基础IP

+
+
+ +

开发平台

+
+
+ +

N种应用

+
+
+
+
+
+
+
+
+
+ + + + +
+
+ +
+
+ + 完整的处理器货架集群 +
+

+ 三大核心处理器IP板块 +

+

+ 覆盖极低功耗应用到高性能全场景数字算力，满足多维度需求 +

+
+ + +
+ +
+
+
+ +
+ Wing-M/A +
+

CPU IP

+

以RISC-V架构为核心，构建覆盖小核、中核、大核的完整产品矩阵，全面满足不同终端的算力需求。

+ +
+
+ 量产型/专用小核 + MCU/IoT/安全 +
+
+ 通用中核 + 通信/工控/存储等 +
+
+ 通用大核 + AP/端侧AI/边缘 +
+
+ +
+ 完整生态 + 全终端覆盖 +
+
+ + +
+
+
+ +
+ Wing-D +
+

DSP IP

+

聚焦5G通信核心场景，同时适配轻量级AI运算与HIFI音频处理需求，提供高效极致算力支撑。

+ +
+
+ Wing-D200 矢量处理器 +
+
+ Wing-D400-VL 矢量处理器 +
+
+ 聚焦场景 + 5G通信 / 轻量级AI / HIFI音频 +
+
+ +
+ 专用架构设计 + 精准高效 +
+
+ + +
+
+
+ +
+ Wing-N/P/M +
+

NPU IP

+

构建覆盖端侧、边缘、云端的全场景神经网络处理器方案，灵活匹配不同层级运算需求。

+ +
+
+
+ 端侧 AI + 各类 IoT 设备 +
+ 0-4T +
+
+
+ 边缘 AI + 智能汽车/服务器边缘 +
+ 4-64T +
+
+
+ 云端 AI + 大数据平台应用 +
+ > 200T +
+
+ +
+ 全场景分布 + 算力梯度清晰 +
+
+
+ + +
+ + +
+ +
+
+

FPGA开发板

+

Wing-FPGA-XCKU5P-EVB，支持评估

+
+
+ +
+ + + + +
+ +
+
+

WLink调试器

+

专业RISC-V调试工具，全系支持

+
+
+ +
+ +
+
+
+ + + + +
+ +
+
+ +
+
+
+
+ + 基于 RISCAL 的敏捷开发平台 +
+

+ 国内最优秀的EDA处理器敏捷开发平台
ArchitStudio +

+

+ 基于“算法芯片化，场景架构化”理念，加速 DSA 设计与落地。让开发者摆脱底层繁复工作，一键生成全周期工具链与 SDK，重新定义定制处理器开发。 +

+ +
+
+
+ +
+
+

10倍效率提升

+

大幅缩短产品上市周期

+
+
+
+
+ +
+
+

软硬件协同

+

环境同步全自动生成

+
+
+
+
+ +
+
+

统一编程接口

+

类C语言降低定制门槛

+
+
+
+
+ +
+
+

一键生成交付包

+

生成编译验证全环境

+
+
+
+ + + 深入探索 ArchitStudio + + +
+ + +
+
+
+
+ +
+ +
+
+ RISCAL 设计指令 + 统一软硬件高级描述 +
+ +
+ +
+
+ +
+ +
+
+ +
+
+ +
+
+
+ +
+
SDK 软件栈
+

编译器 · 工具链
模拟器 · 调试器

+
+
+
+ +
+
HDK 硬件栈
+

硬件 RTL · 仿真
一致性验证环境

+
+
+
+
+
+
+
+
+ + + + +
+ +
+
+ +
+
+ +
+
+
+
+
+

“智翼”系列 Roadmap

+

全场景覆盖端脑融合

+
+
+ +
+
+ +
+ +
+ + +
+
1
+
+

轻翊 入门级

+

AI MCU / 目标识别

+
+
0.1-0.5 T
+
+ +
+
2
+
+

翔风 中端交互

+

语音/手势/人脸识别

+
+
0.5-2 T
+
+ +
+
3
+
+

凌云 高端视觉

+

机器视觉 / 目标分类

+
+
1-8 T
+
+ +
+
+
4
+
+

御空 旗舰算力

+

大模型(LLM/VLM)端侧部署

+
+
4-64 T
+
+
+
+
+ +
+
+ + CPU+NPU融合解决方案 +
+

+ 智翼端侧AI生态体系 +

+

+ 基于隼瞻 RISC-V 处理器 IP 和 ArchitStudio 平台，打造从硅前到硅后全周期可重构的端侧 AI 处理器集群方案。统一处理架构结合NPU阵列，实现高性能与高能效完美融合。 +

+ +
+
+
+ +
+
+

Archit Fusion AI 架构

+

将复杂AI算法抽象为核心特征算子，极大提高硬件资源利用率。

+
+
+ +
+
+ +
+
+

全栈一体化工具

+

配套量化编译、一致性仿真、模型优化服务的 NPU “瑞士军刀”级软件栈。

+
+
+ +
+
+ +
+
+

全场景无缝适应

+

灵活匹配从入门级 MCU 到旗舰大模型端侧部署的各个层级算力需求。

+
+
+
+ + + 探索端侧 AI 解决方案 + + +
+
+
+
+ + + + +
+ +
+ +
+ +
+
+ + 业务全景视图 +
+

+ 赋能千行百业 +

+

+ 隼瞻科技的处理器IP广泛应用于人工智能、通信、工业、安全等多个前沿领域 +

+
+ + +
+
+
+ +
+

人工智能

+

边缘AI / 具身智能

+
+ +
+
+ +
+

通信连接

+

5G/6G / IoT

+
+ +
+
+ +
+

工业控制

+

电机驱动 / PLC

+
+ +
+
+ +
+

汽车电子

+

ADAS / 车载

+
+ +
+
+ +
+

安全芯片

+

国密 / 认证

+
+ +
+
+ +
+

消费电子

+

智能终端 / 穿戴

+
+
+
+
+ + + + +
+
+ +
+
+ + 核心竞争力 +
+

+ 为什么选择隼瞻科技 +

+
+ + +
+
+
+ +
+

高性能低功耗

+

先进的微架构设计，极致精简，实现性能与功耗的最优平衡比率

+
+ +
+
+ +
+

高度可配置

+

提供丰富的参数化配置选项，随需应变，灵活满足差异化定制场景

+
+ +
+
+ +
+

多款硅体验证

+

多款架构产品经过量产流片和充分硅验证，确保设计的极致可靠性

+
+ +
+
+ +
+

专家级支持服务

+

汇聚业内资深专家团队，提供一对一的全程技术支持与本地化服务

+
+
+
+
+ + + + +
+ +
+
+ +
+
+
+ +
+

+ 准备好开启您的芯片创新之旅了吗？ +

+

+ 联系我们，了解隼瞻科技如何帮助您加速定制芯的设计进程，在行业变革浪潮中占得先机。 +

+
+ + + 联系我们 + + + + 了解更多 + +
+
+
+
+ +
+ + + + + diff --git a/interrupt_realtime_wingsemi.html b/interrupt_realtime_wingsemi.html new file mode 100644 index 0000000..470fd9c --- /dev/null +++ b/interrupt_realtime_wingsemi.html @@ -0,0 +1,364 @@ + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + +
+
+
+
+
+
+ +
+ +
+
+ +
+
+ +
+
+
+ WingSemi Technology 隼瞻科技 +
+

+ 中断实时性增强技术 +

+

+ 通过自定义指令集优化压栈出栈，并行处理上下文切换，打破传统 RISC-V 中断响应瓶颈，实现微秒级确定性响应。 +

+
+ + 查看性能对比 + + + 了解指令集优化 + +
+
+
+
+ + +
+
+
+

指令级优化

+

通过增强指令优化压栈和出栈，大幅加速中断响应速度

+
+ +
+ +
+
+
+
+

常规 RISC-V 处理

+ 由于指令多，周期长 +
+
+
+
+ 1
2
3
4
5 +
+
+ csrr a0, mcause     sw a0, 4*4(sp)
+ csrr a1, mstatus    sw a1, 3*4(sp)
+ csrr a2, mtval      sw a2, 2*4(sp)
+ csrr a3, mepc       sw a3, 1*4(sp)
+ addi sp, sp, -5*4 +
+
+
+
+
+ + + + + +
+
+
+
+

隼瞻增强技术

+ 减少5条指令 +
+
+ +
+ 效率提升 +
+
+
+ 1
2
3
4 +
+
+ csr.push mcause, -16
+ csr.push mstatus, -12
+ csr.push mtval, -8
+ csr.push mepc, -4 +
+
+
+
+
+
+
+
+ + +
+
+
+
+

并行处理与硬件加速

+

+ 在嵌套中断服务中，通过优化中断采样逻辑、优化中断接入逻辑，并创造性地实现并行处理上下文切换。 +

+
+ + +
+ +
+
+

常规中断处理步骤

+
+
中断发起
跳转时间
+
中断处理
时间
+
上下文切换
时间
+
+
串行执行，耗时累加
+
+ +
+

隼瞻增强技术步骤

+
+ +
+
中断发起
跳转时间
+
向量中断、缩短
接入服务时间
+
+ +
+
+ 并行处理上下文切换 +
+ +
+
+
+
+
+ + +
+

进入中断所需 Cycle 数对比

+ +
+ +
+
+ 常规中断处理 + 26 Cycles +
+
+
+
+
+ + +
+
+ 隼瞻实时性增强技术 + 12 Cycles +
+
+
+
+ + + +
+
+
+
+
+
+
+ + +
+
+
+

不仅更快，而且更稳

+

同时达成 中断时延的确定性 和 响应中断的及时性

+
+ +
+ +
+

+ 绝对时间优势 +

+
+
+ +
+
常规
+
+
+ +
+
增强版
+
+
+ -61.54% +
+ +
+ ↓ +
+
+
+
+

中断响应周期大幅缩减

+
+
+ + +
+

+ 时间确定性 (Jitter) +

+ +
+ +
+
隼瞻中断实时性技术
+
+
10 Cycle
+
12 Cycle
+
10 Cycle
+
+
波动极小，稳定可控
+
+ +
VS
+ + +
+
常规 RISC-V IP
+
+
24 Cycle
+
40 Cycle
+
+
波动巨大，不可预测
+
+
+
+
+
+
+ + +
+
+

准备好提升您的处理器性能了吗？

+ +
+
+ + +
+ + \ No newline at end of file diff --git a/ip_matrix.html b/ip_matrix.html new file mode 100644 index 0000000..3dec096 --- /dev/null +++ b/ip_matrix.html @@ -0,0 +1,392 @@ + + + + + + 处理器 IP 货架集群 - 隼瞻科技 + + + + + + + + +
+
+
+
+
+
+ +
+ +
+ +
+
+ + + 返回首页 + +
+ 处理器 IP 货架集群 +
+
+
+ + +
+
+
+

+ 完整的 处理器 IP 货架集群 +

+

+ 点击具体型号，深入了解从超低功耗嵌入式到全场景数字算力的详细架构与技术规格。 +

+
+
+ + +
+ + +
+
+
+

CPU IP (RISC-V 架构)

+ Wing-M & Wing-A 系列 +
+ +
+ +
+

+ Wing-M 系列 (嵌入式/工控/安全) +

+
+ +
+

Wing-M050

+
+ +
+
+

量产型小核，完美替代 Cortex-M0/M0+，极小面积与超低功耗设计。

+
查看详情
+ + + +
+

Wing-M050s

+
+ +
+
+

专用加密安全小核，面向汽车电子及高安全特性需求。

+
查看详情
+ + + +
+

Wing-M130

+
+ +
+
+

通用中核，高性能嵌入式处理器，服务于通信、工控及存储等领域。

+
查看详情
+ + + +
+

Wing-M130A

+
+ +
+
+

在 M130 基础上增强 DSP 计算能力，适配轻量音频与信号处理。

+
查看详情
+ +
+
+ + +
+

+ Wing-A 系列 (通用大核/应用级) +

+
+ +
+

Wing-A500

+
+ +
+
+

支持 RVA23 规范的双发射9级流水线大核，覆盖 AP 与端侧 AI。

+
查看详情
+ + + +
+

Wing-A700

+
+ +
+
+

更高性能的 64 位多核强劲算力引擎，专为高性能服务器及大算力平台设计。

+
查看详情
+ +
+
+
+
+ + +
+
+
+

DSP IP (信号与矢量处理)

+ Wing-D 系列 +
+ +
+ + +
+

Wing-D200

+
+ +
+
+

专用矢量处理器，聚焦 5G 通信核心场景与高频信号处理。

+
探索设备
+ + + +
+

Wing-D400-VL

+
+ +
+
+

强化版矢量处理器，同时完美适配轻量级 AI 运算与 HIFI 音频处理。

+
探索设备
+ + + +
+
+ +
+

精准高效的专用架构

+

+ 基于独特的指令集与数据路径融合设计，Wing-D 系列在 5G 基带运算、复杂音频降噪以及特定轻量级网络推理上，相比通用核心能大幅降低功耗并提高吞吐量，为通信与声学领域提供极致的算力支撑。 +

+
+
+
+ + +
+
+
+

NPU IP (神经网络处理器)

+ Wing-N / P / M 系列 +
+ +
+ + +
+
+ 端侧 AI +

0 - 4T 算力

+
+
+ +
+
+

+ 覆盖各类 IoT 设备、智能家居、可穿戴设备。极低待机功耗，支持实时唤醒与本地小模型推理。 +

+
+ Wing-M 系列 +
+ + + + +
+
+ 边缘 AI +

4 - 64T 算力

+
+
+ +
+
+

+ 适用于智能汽车、安防监控前端、服务器边缘端节点。提供极高能效比的大规模张量加速。 +

+
+ Wing-P 系列 +
+ + + + +
+
+ 云端 AI +

> 200T 算力

+
+
+ +
+
+

+ 针对大数据平台、服务器集群与大模型训练/推理定制，具备高度可扩展的多芯多卡级联能力。 +

+
+ Wing-N 系列 +
+ +
+
+
+
+ + \ No newline at end of file diff --git a/wlink.html b/wlink.html new file mode 100644 index 0000000..0893ca6 --- /dev/null +++ b/wlink.html @@ -0,0 +1,276 @@ + + + + + + WLink 仿真器 - 隼瞻科技产品详情 + + + + + + + + + +
+
+
+
+
+
+ +
+ + +
+
+ +
+
+
+ + 硬件调试平台 +
+ +

+ WLink-v1 仿真器 +

+ +

+ WLink-v1 仿真器是隼瞻科技推出的一款专业硬件调试设备，全面支持隼瞻各系列 RISC-V 处理器内核的高效调试验证。 +

+ + +
+
+ +
+ WLink +
+
+
+
+
+ + +
+
+
+

核心亮点展示

+
+
+ +
+ +
+
+ +
+

标准兼容设计

+

+ 严格按照 RISC-V Debug Specification 标准设计，全面支持 1.0.0、0.13 和 0.11 标准。 +

+
+ + +
+
+ +
+

协议与接口丰富

+

+ 支持四线 JTAG 和两线 cJTAG (IEEE-1149.7)，灵活兼容各种目标板电压，满足不同场景。 +

+
+ + +
+
+ +
+

IDE无缝集成

+

+ 与隼瞻全自研图形化开发环境 WingIDE 深度集成，实现敏捷调试体验。 +

+
+ + +
+
+ +
+

紧凑小巧

+

+ 工业级设计，紧凑小巧的外观能够轻松部署在各种复杂的测试台与实验室环境。 +

+
+
+
+
+ + +
+
+
+

详细技术参数

+

了解 WLink 仿真器全面的接口规格与支持能力

+
+ +
+ +
+
+ +
+

+
支持协议标准 +

+ +
+
+
+ +
+ RISC-V Debug Spec 1.0.0, 0.13, 0.11 +
+
+
+ +
+ IEEE-1149.1 JTAG 标准支持 +
+
+
+ +
+ IEEE-1149.7 cJTAG 部分功能支持 +
+
+
+ + +
+
+ +
+

+
硬体特性规格 +

+ +
+ +
+
+ Target Voltage + 1.8 ~ 3.3V +
+
+ Speed Rate + 10k - 3MHz +
+
+ USB Port + Type-C +
+
+ Interface +
+ JTAG + cJTAG +
+
+
+
+
+
+
+
+
+ + + + + \ No newline at end of file diff --git a/新建文件夹/FPGA.html b/新建文件夹/FPGA.html new file mode 100644 index 0000000..371edae --- /dev/null +++ b/新建文件夹/FPGA.html @@ -0,0 +1,409 @@ + + + + + + 产品详情 - 隼瞻科技 + + + + + + + + + + + + + +
+
+
+
+
+
+ + +
+ + +
+
+
+

+ FPGA开发板 +

+
+

Wing-FPGA-XCKU5P-EVB开发板

+
+ + +
+
+ Wing-M130处理器IP +
+
+ +

+ Wing-FPGA-XCKU5P-EVB是基于Xilinx Ultrascale+ FPGA家族的FPGA开发板，适用于隼瞻各系列内核的评估。 +

+
+
+
+
+ + +
+
+
+

应用场景

+

+ Wing-M130处理器IP凭借其高性能、低功耗特性，广泛应用于以下领域 +

+
+
+ + +
+ + 工业控制 + + + 物联网 + +
+ + +
+
+
+
+ +
+
+

性能展示

+

+ 通过多种基准测试，评估wing-A内核在不同工作负载下的计算性能和吞吐量。 +

+
+
+
+ +
+
+
+ +
+
+

内核评估

+

+ 评估FPGA逻辑单元、存储器和DSP资源的使用情况，优化内核设计。 +

+
+
+
+
+
+
+ + +
+
+
+

技术亮点

+
+
+ +
+
+
+
+ +
+
+

丰富的片内资源，可支持wing-A系列内核运行Linux

+
+
+
+ +
+
+
+ +
+
+

丰富的外设资源，可适应各种评估场景

+
+
+
+ +
+
+
+ +
+
+

紧凑，小巧的外观

+
+
+
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-M050 Processor IP的详细技术参数，为您提供全面的产品信息 +

+
+
+ +
+
+
+
+ FPGA + Xilinx XCKU5P +
+
+ UART + Yes +
+
+ SD/MMC + Yes +
+
+ Key + 4 +
+
+ LED + 2 +
+
+
+
+ Switch + 4 +
+
+ HDMI + Yes, HDMI 1.4 +
+
+ Ethernet + Yes, 1Gb ethernet +
+
+ USB + Yes, Host or Slave +
+
+ DDR + Yes, DDR4 2GB +
+
+
+
+ HyperRAM + Yes, 32MB +
+
+ QSPI Flash + Yes +
+
+ LCD + Yes, 800x480 with touch +
+
+ Audio + Yes, I2S codec +
+
+ PMOD + Yes, 2x 3.3V, 1x 1.8V +
+
+
+
+
+
+ +
+
+
+

开启FPGA创新之旅

+

+ 无论您是进行原型验证、产品开发还是寻求高性能计算解决方案，FPGA都能为您的项目提供灵活、高效的硬件支持。 +

+
+
+
+
+ + +
+ +
+ + + + \ No newline at end of file diff --git a/职位.html b/职位.html new file mode 100644 index 0000000..5724498 --- /dev/null +++ b/职位.html @@ -0,0 +1,522 @@ + + + + + + + 职位列表 + + + + +
+ +
+

职位搜索与筛选

+ + +
+ +
+ + +
+
+ + +
+ +
+ + +
+ +
+ + +
+ +
+ + +
+
+
+ +
+
+
CPU + IP系统开发工程师
+
研发
+
+ 1.负责公司处理器产品定义与规划
+ 2.负责处理器（或处理器模块级）架构规格定义
+ 3.负责微架构的建模与分析，瓶颈识别与方案提出
+ 4.负责微架构原型系统分析搭建
+ 5.负责处理器前沿技术调研及落地 +
+
+
+
上海
+
26应届/需实习
+
+
+ +
+
+
CPU IP设计工程师
+
研发
+
+ 1.根据需求，搭建基于RISC-V CPU的硬件解决方案
+ 2.负责SOC集成/总线/CPU等方向的数字电路设计和项目交付
+ 3.负责制订模块规格书，编写RTL代码，提供设计报告和验证支持
+ 4.负责模块综合及时序分析
+ 5.负责芯片模块功能调试和应用支持 +
+
+
+
上海
+
26应届/需实习
+
+
+ +
+
+
CPU IP 验证工程师
+
研发
+
+ 负责一个或者多个CPU IP相关模块的验证工作，实现CPU IP的高质量交付：
+ 1.制定测试计划，负责模块的测试方案文档编写及覆盖率统计
+ 2.开发UVM/Formal环境和测试例，开发测试脚本，对所负责模块进行模块验证（Unit Test） +
+
+
+
上海
+
26应届/需实习
+
+
+ +
+
+
编译器开发工程师
+
研发
+
+ 负责自研处理器工具链开发，基于llvm&gcc框架:打造高效率高质量工具链：
+ 方向一：编程语言与编译框架设计
+ 方向二：编译器工具链
+ 方向三：二进制翻译 +
+
+
+
上海
+
26应届/需实习
+
+
+ +
+
+
仿真开发工程师
+
研发
+
+ 负责IA，CA等不同类型仿真器开发，协同架构优化，全面提升产品竞争力 +
+
+
+
上海
+
26应届/需实习
+
+
+ +
+
+
SDK开发工程师
+
研发
+
+ 负责解决方案软件开发，软硬件协同支撑客户商业成功：
+ 1.负责基于公司RISCV处理器SDK及操作系统开发及移植
+ 2.负责公司FPGA平台业务开发及移植
+ 3.为不同客户，开发定制化业务程序
+ 4.交付过程中为客户提供技术支持
+ 5.参与开源社区，与全球 RISC-V 开发者协作 +
+
+
+
上海
+
26应届/需实习
+
+
+ +
+
+
数字ic设计工程师
+
研发
+
+ 1. 负责SOC集成/总线/DDR/接口/电源/低功耗/图像视频/通信/安全/CPU等方向的数字电路设计和项目交付
+ 2. 负责制订模块规格书，编写RTL代码，提供设计报告和验证支持
+ 3. 负责模块综合及时序分析
+ 4. 负责芯片模块功能调试和应用支持 +
+
+
+
珠海
+
26应届/需实习
+
+
+ +
+
+
技术应用工程师(AE)
+
研发
+
+ 1.为客户提供基于RISC-V CPU的高质量应用技术支持
+ 2.根据研发提供的产品资料，撰写培训资料(PPT)，用于演讲介绍
+ 3.充分了解客户项目架构以及技术指标，解构PPA需求，有效地提出RISC-V的解决方案
+ 4.与客户有效沟通，能快速及时地向研发团队传递客户需求... +
+
+
+
深圳
+
全职
+
+
+ +
+
+
CPU IP设计工程师
+
研发
+
+ 1.根据需求，搭建基于RISC-V CPU的硬件解决方案
+ 2.负责SOC集成/总线/CPU等方向的数字电路设计和项目交付
+ 3.负责制订模块规格书，编写RTL代码，提供设计报告和验证支持
+ 4.负责模块综合及时序分析
+ 5.负责芯片模块功能调试和应用支持 +
+
+
+
上海
+
全职
+
+
+ +
+
+
CPU IP 验证工程师
+
研发
+
+ 负责一个或者多个CPU IP相关模块的验证工作，实现CPU IP的高质量交付：
+ 1.制定测试计划，负责模块的测试方案文档编写及覆盖率统计
+ 2.开发UVM/Formal环境和测试例，开发测试脚本，对所负责模块进行模块验证（Unit Test） +
+
+
+
上海
+
全职
+
+
+ +
+
+
编译器开发工程师
+
研发
+
+ 负责自研处理器工具链开发，基于llvm&gcc框架:打造高效率高质量工具链：
+ 方向一：编程语言与编译框架设计
+ 方向二：编译器工具链
+ 方向三：二进制翻译 +
+
+
+
上海
+
全职
+
+
+ +
+
+
SDK开发工程师
+
研发
+
+ 负责解决方案软件开发，软硬件协同支撑客户商业成功：
+ 1.负责基于公司RISCV处理器SDK及操作系统开发及移植
+ 2.负责公司FPGA平台业务开发及移植
+ 3.为不同客户，开发定制化业务程序
+ 4.交付过程中为客户提供技术支持
+ 5.参与开源社区，与全球 RISC-V 开发者协作 +
+
+
+
上海
+
全职
+
+
+ +
+
+
软件IDE开发工程师
+
研发
+
+ 1. 负责公司 IDE 软件开发
+ 2. 与公司其他团队对接，支持 gcc/clang 等工具链和 debug、profiler 工具集成
+ 3. 持续优化 IDE 性能、兼容性及界面布局，改善 IDE 用户使用体验 +
+
+
+
上海
+
全职
+
+
+ +
+
+
数字ic设计工程师
+
研发
+
+ 1. 负责SOC集成/总线/DDR/接口/电源/低功耗/图像视频/通信/安全/CPU等方向的数字电路设计和项目交付
+ 2. 负责制订模块规格书，编写RTL代码，提供设计报告和验证支持
+ 3. 负责模块综合及时序分析
+ 4. 负责芯片模块功能调试和应用支持 +
+
+
+
珠海
+
全职
+
+
+
+ + + + + \ No newline at end of file