diff --git a/Wing-A500.html b/Wing-A500.html index 1a351f1..e4dc022 100644 --- a/Wing-A500.html +++ b/Wing-A500.html @@ -359,6 +359,281 @@ + +
+
+
+

架构

+

+ Wing-A500 Processor IP的详细技术参数,为您提供全面的产品信息 +

+
+
+
+ + +
+
+

Wing-A500 处理器IP架构

+
+
+ Wing-A500 Processor IP架构图 +
+
+
+
+ + +
+
+
+

产品参数

+

+ Wing-A500 Processor IP的详细技术参数,为您提供全面的产品信息 +

+
+
+
+ +
+

性能基准测试

+
+
+
+ SPECint2006 + 5/GHz +
+
+
+
+ +
+

功能参数

+
+
+
+ ISA + RV64GCBVK +
+
+ Micro Arch + 9-stage, In-order, two-issue +
+
+ Privilege Mode + Machine Mode, User Mode, Supervisor Mode + and + Hypervisor Extension +
+
+
+
+ Ext. Interrupts + Support AIA 1.0 +
+
+ Debug + JTAG/APB +
+
+ External Bus + 2x AXI/CHI +
+
+
+
+ Memory System + I/D Cache(up to 64KB) L2 Cache (up to 2MB) MMU + and optional PMP +
+
+
+
+ + +
+
+
+

关键特性

+
+
+
+ +
+
+
+ +
+

兼容RVA23 Profile规范

+
+ +
+
+ +
+

支持Linux和Hypervisor扩展

+
+ +
+
+ +
+

支持异构多核平台

+
+
+
+
+ + +
+
+
+

产品特点

+
+
+
+ +
+
+
+
+ +
+
+

64位顺序双发射架构的高能效RISC-V处理器

+
+
+
+ +
+
+
+ +
+
+

+ 支持丰富的调试机制,满足多样化的程序调试与分析需求

+
+
+
+ +
+
+
+ +
+
+

支持运行Linux OS,满足虚拟化要求,支持Sv39以及Sv48两种地址翻译模式 +

+
+
+
+ +
+
+
+ +
+
+

支持ArchitStudio敏捷开发平台的客制化指令集扩展功能 +

+
+
+
+ +
+
+
+ +
+
+

支持可信执行环境(TEE),支持灵活地管理飞地(enclave)

+
+
+
+ +
+
+
+ +
+
+

支持硬件多核一致性,支持多核异构平台,支持共享L3 Cache以及私有L2 Cache

+
+
+
+ +
+
+
+ +
+
+

支持符合RISC-V Vector 1.0标准的矢量计算单元,可根据应用需求灵活配置矢量宽度

+
+
+
+ +
+
+
+ +
+
+

支持符合AIA标准要求的中断控制器,支持配置线中断(Wired Interrupts)以及消息中断(MSIs)

+
+
+
+
+
+
+ + +
+
+
+

技术优势

+
+
+
+ +
+
+
+
+ +
+
+

高能效

+

+ 采用深度优化的顺序执行微架构与能效感知设计,在同等工艺下实现卓越的能效比,适用于从边缘计算到智能终端的广泛场景。 +

+
+
+
+ +
+
+
+ +
+
+

高可配置性

+

+ 支持模块化扩展与本土化定制,结合RISC-V开放生态,为国产化系统提供安全可控、可持续演进的核心算力支撑。 +

+
+
+
+
+
+
+
@@ -474,215 +749,6 @@
- -
-
-
-

关键特性

-
-
-
- -
-
-
- -
-

兼容RVA23 Profile规范

-
- -
-
- -
-

支持Linux和Hypervisor扩展

-
- -
-
- -
-

支持异构多核平台

-
-
-
-
- - -
-
-
-

产品规格

-
-
-
- -
-
-
-
- -
-
-

64位顺序双发射架构的高能效RISC-V处理器

-
-
-
- -
-
-
- -
-
-

支持丰富的调试机制,满足多样化的程序调试与分析需求

-
-
-
- -
-
-
- -
-
-

支持运行Linux - OS,满足虚拟化要求,支持Sv39以及Sv48两种地址翻译模式

-
-
-
- -
-
-
- -
-
-

基于ArchitStudio敏捷开发平台的客制化指令集扩展功能

-
-
-
- -
-
-
- -
-
-

支持可信执行环境(TEE),支持灵活地管理飞地(enclave)

-
-
-
- -
-
-
- -
-
-

支持硬件多核一致性,支持多核异构平台,支持共享L3 Cache以及私有L2 - Cache

-
-
-
- -
-
-
- -
-
-

支持符合RISC-V Vector - 1.0标准的矢量计算单元,可根据应用需求灵活配置矢量宽度

-
-
-
- -
-
-
- -
-
-

支持符合AIA标准要求的中断控制器,支持配置线中断(Wired - Interrupts)以及消息中断(MSIs)

-
-
-
-
-
-
- - -
-
-
-

技术优势

-
-
-
- -
-
-
-
- -
-
-

高能效

-

- 采用深度优化的顺序执行微架构与能效感知设计,在同等工艺下实现卓越的能效比,适用于从边缘计算到智能终端的广泛场景。 -

-
-
-
- -
-
-
- -
-
-

高可配置性

-

- 支持模块化扩展与本土化定制,结合RISC-V开放生态,为国产化系统提供安全可控、可持续演进的核心算力支撑。 -

-
-
-
-
-
-
- - -
-
-
-

架构

-

- Wing-A500 Processor IP的详细技术参数,为您提供全面的产品信息 -

-
-
-
- - -
-
-

Wing-A500 处理器IP架构

-
-
- Wing-A500 Processor IP架构图 -
-
-
-
-